Application/Control Number: 10/743,104

Art Unit: 2826

PAT-NO:

JP361102767A

DOCUMENT-IDENTIFIER: JP 61102767 A

TITLE:

SEMICONDUCTOR MEMORY DEVICE

PUBN-DATE:

May 21, 1986

INVENTOR-INFORMATION:

NAME MUTO, SHUNICHI HIYAMIZU, SUKEHISA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

AGENCY OF IND SCIENCE & TECHNOL

N/A

APPL-NO:

JP59224087

APPL-DATE: October 26, 1984

INT-CL (IPC): H01L027/10, G11C011/34, H01L029/80

US-CL-CURRENT: 257/E27.012

ABSTRACT:

PURPOSE: To obtain a semiconductor memory device, which is capable of reading and writing at an ultra high speed, by the constitution wherein writing of data is carried out by sending and receiving electrons between 2DEG layers through a semiconductor layer having a wide band gap.

CONSTITUTION: In a semiconductor memory device, the following parts are provided: a semiinsulating GaAs substrate 1; a non-doped GaAs semiconductor layer 2; an n type AlGaAs barrier layer 3; a non-doped GaAs semiconductor layer 4; a non-doped AlGaAs semiconductor layer 5; alloy contact regions 6 and 7;

Application/Control Number: 10/743,104

Art Unit: 2826

n<SP>+</SP> type GaAs contact layers 8 and 9; a first 2DEG layer 10; a second 2DEG layer 11; a gate electrode G; source electrodes S1 and S2; drain electrodes D1 and D2; a reading bit line BL1; a writing bit line BL2; a word line WL; and power source lines at specified potentials (normally grounded) VL1 and VSL. Thus electrons are sent and received between the first 2DEG layer 10 and the second 2DEG layer 22through the n type AlGaAs barrier 3.

Page 6

COPYRIGHT: (C)1986,JPO&Japio

19日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 甲

昭61 - 102767

@Int_Cl_4

識別記号

庁内整理番号

砂公開 昭和61年(1986)5月21日

H 01 L 27/10 G 11 C 11/34

29/80

6655 - 5F

7925-5F

審査請求 有

発明の数 1 (全8頁)

図発明の名称

H 01 L

半導体記憶装置

②特 願 昭59-224087

29出 願 昭59(1984)10月26日

⑦発明者 武藤 ⑦発明者 冷水 俊 一 佐 寿

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 工 業 技 術 院 長

明 細 書

発明の名称
 半導体記憶装置

2. 特許請求の範囲

半絶縁性CaAs基板上にn型AlGaAs よりなるワイド・バンド・ギャップを有し且つ 電子親和力が小である半導体パリャ層を挟んで 上下に積層され該半導体パリヤ層との間に複数 のヘテロ界面を形成するノン・ドープのGaA sよりなる二つの半導体層と、該上層の半導体 上に設けられたノン・ドープのALGaAs半 導体層と、その上に形成された A & 蒸着膜より なるゲート電極と、前記上側のヘテロ界面に接 して設けられた金・ゲルマニウム/金よりなる 第1のソース・ドレイン電極と、前記下側のへ テロ界面に該半導体バリヤ層上から形成した金 ・ゲルマニウム/金からなる第2のソース・ド レイン電極とを具備し、該電極に二つのヘテロ 界面間で電子の遭り取りが行われるような制御 信号を加えるようにしたことを特徴とする半導

体配億装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、複数のヘテロ界面に生成される二次元電子ガス(以下 2 D E G とする)層間で電子の遭り取りを行わせる形式の半導体記憶装置に関する。

(従来技術と問題点)

従来、多くの形式の半導体記憶装置が知られている。

例えばMIS (metal insulator semiconductor) 電界効果型トランジスタにフローティング・ケートを組み合わせた不揮発性MISメモリやCMOS (complementary metal oxidesemiconductor) を用いたダイナミックRAM (dynamic random access memory) 等がいはスクティックRAM (static random access memory) 等が

知られている。

然しながら、前記不揮発性MISメモリは書き込みに高電圧或いは長時間を必要とし、また、グイナミックRAM或いはstaticRAMは多数の素子を必要とする等、種々の欠点があり、そして、総体的に言えることは、まだまだスピードに関しては満足すべき状態にはないことである。

(発明の目的)

本発明は、従来の如何なる半導体記憶装置よりも高速で書き込み及び読み出しが可能である 半導体記憶装置を提供する。

(発明の構成)

本発明の半導体記憶装置では、半絶縁性 CaAs 基板上に n型Al CaAs よりなるワイド・バンド・ギャップを有し且つ電子観和力が小である半導体バリヤ層を挟んで上下に積層され数半導体バリヤ層との間に複数のヘテロ界面を形成するノン・ドープの CaAs よりなる二つの半導体層と、 該上層の半導体上に設けられた

ノン・ドープのA & Ca As 半導体を 一プのA & E 蒸着膜体を 一プのA A & 蒸着膜体を を、かなるを に投いてこれた A を を、がいてこれた A を を、がいてこれで のへテロなるので のなるがいているが になるので がいては を、がいているが になるので でいているが になったが にな

この構成に於ける2DEC層間で選り取りされる電子のスピードは極めて速く、従って、この半導体記憶装置に於ける書き込み及び読み出しは高速で行うことができる。

(発明の実施例)

第1図は本発明一実施例の半導体記憶装置を 表す要部切断側面図である。

図に於いて、1は半絶緑性CaAs基板、2 はノン・ドープのCaAs半導体層、3はn型 A&CaAsバリヤ層、4はノン・ドープのC

この半導体記憶装置に於けるダブル・ヘテロ 構造を得るには、半絶縁性 G a A s 基板 l 上に M B C (m o l e c u l a r b e a m e p i t a x y) 法を適用することにより、 G a A s / n - A & G a A s / C a A s を成長させる ことに依って得られる。

第1の2DEC府10に対するオーミック・コンタクト電極であるソース電極SI及びドレイン電極Dlは、例えば、n⁺型CaAsコン

タクト層 8 及び 9 を選択的に再成長させ、その上に例えば潔者法を適用して金・ゲルマニウム /金 (Au・Ge/Au) からなる電極を形成 することに依って得られる。

第2の2DEC 同11に対するオーミック・コンタクト電極であるソース電極S2及びドレイン電極D2は、電極形成予定部分の周辺を選択的にエッチングし、その上に例えば蒸着法を適用してAu・Ge/Auからなる電極を形成して合金化することに依って合金化コンタクト領域6及び7を形成して完成する。

ゲート電極 G はアルミニウム (A &) を蒸着 することに依って形成される。

第2 図は第1 図に示した本発明一実施例の半 等体記憶装置に於いて、n型A 2 C a A s バリ ヤ層 3 を介して第1の2 D E C 層 1 0 及び第2 の2 D E C 層 1 1 間で電子の返り取りをする状態を表す要部説明図である。

第3図は本発明実施例の無パイアス状態に於 けるゲート電極下のエネルギ・バンド・ダイヤ グラムであり、これは、第1図に関して説明した実施例に比較すると実際に用いられる構造に 即している為、構造がより具体的になっている。

図に於いて、21はALのゲート電極、22 は厚さが~500(A)程度であるノン・ドー プの Λ ℓα, C a o.7 A s 半導体層、 2 3 は厚さが ~100 (A) 程度であるノン・ドープ CaA s 半導体層、2 4 は厚さが~60(A)程度で あるノン・ドープAℓa, GaarAs半導体層、 25は厚さ100 (A) のn型A ℓ Ca A s 半導休層、 2 6 は厚さ 2 0 0 (A) のノン・ ドープ A lag C a or A s 半導体層、27は厚さ 60(A)のn型Alos Gao.7As 半導体層、 2 8 は厚さ 6 0 (A) のノン・ドープ A L e3 C a a 7 半導体層、2 9 は厚さ6 0 0 0 (A) のノ ン・ドープGaAs半導体層、30は第2の2 DEG層 (第1図では第2の2DEG層11に 相当)をそれぞれ示している。尚、第1図に見 られるn型A l C a A s バリヤ暦 3 に相当する バリヤ部分は、ノン・ドープA lag Gag As

ン・ドープ A ℓ a 3 C a a 7 A s 半導体層 2 8 で様成されている。 第 3 図に於いては、半導体記憶装置が無バイアスである場合、第 1 の 2 D E C 層が形成されず、従って、第 1 図に示されている上側のチャネルは不導通状態、即ち、オフになっているも

半導体層 2 4 、 n 型 A l o, C a o, A s 半導体層

25、ノン・ドープA Los C a o.7 A s 半導体層

26、n型A lo3 G a o.7 A s 半導体層 27、ノ

第3図に関して説明した実施例に於いて書き 込みを行う場合について第4図を参照しつつ説 明する。

のを例示している。

第4図は書き込み時に於けるバリヤ部分近傍のエネルギ・バンド・ダイヤグラムであり、第3図に関して説明した部分と同部分は同記号で指示してある。

図に於いて、31は第1の2DEC層、32はバリヤ部分を示している。

さて、図に見られるように、ゲート電極21

に (+) 電板を印加すると共に第2の2DEG 層30にコンククトしているソース電極及びドレイン電極 (第1図に於けるソース電極S2及びドレイン電極D2に相当) 間に電場を加えることに依って達成される。

即ち、前記ソース電極及びドレイン電極間の電場に依って第2の2DEG層30に於ける一部の電子は加速されてホット化され、AeGaAsのボテンシャル・バリヤである~03(eV)を越す運動エネルギを獲得するが、その電子はゲート電極21に依る電場に引かれてゲート電極21に近い側である上側のチャネルに落ち、そこで第1の2DEG層31を形成するものであり、これで許き込みが行われたことになる。

この許き込みに要する時間は、

- ① 第2の2DEC所30に於ける一部の電子 がホット化するのに要する時間では
- ② ホット化した電子が、バリャ部分32を構成するA&GaAs中をドリフトで進行する時

間で2

の和であるが、前記①については、第2の2D EG層30に於けるキャリヤ移動度が極めて高 く、散乱を生じ難いことを考えれば、略自由電 子の加速と見做して良く、

$$\frac{d v}{d t} = \frac{e E}{m^*} \vec{x}_i v = \frac{e E}{m^*} t$$

で与えられる。ここで、

$$e = 1.6 \times 10^{-19}$$
 (C)

 $m^* = 0.067 \times 9.1 \times 10^{-34}$ (Kg)

であり、また、電場 E は、前記ソース 電極及び ドレイン電極間の距離が 2.5 (μ m) でその間 に印加される電圧が 1 (V) である場合に於い て 4×10^5 (V / m) である。

前記A & G a A s に於けるポテンシャル・バリヤである 0.3 (e V) を越える運動エネルギに対応する電子の速度 v は略 1 0 (m / 秒) であり、前記各データから、電子のホット化に要する時間 r」としては、

τ₁ = 1 × 1 0⁻¹² (秒) = 1 (p 秒)

が得られる。

また、電子がバリヤ部分32に於けるAlC a As 中でドリフトに依って走行するのに要する時間 vz は、電場が10⁶ (V/m)程度のとき1(p秒)以下であることが知られている。 従って、ゲート電極21に於ける電位を下側、 即ち、ゲート電極21から離れた側のチャネル に対して、

~ 0. 1 (μ m) × 1 0⁶ (V / m) = 0. 1 (V)

(0.1 (μm):ゲート電極21から下側の チャネルまでの距離)

程度に高く保つことに依り、ここでの電子の走行時間で2 も!(p 秒)以下にすることができる。

前記結果を綜合すると、書き込みに要する時間は、 $r_1 + r_2 < 2$ (p 秒)であって、著しく短い。

第5図は記憶状態に於けるパリャ部分近傍の エネルギ・バンド・ダイヤグラムであり、第3

当するソース電極及びドレイン電極をソース電極S2及びドレイン電極D2に相当するソース電極及びドレイン電極とゲート電極21とから分離しておき、ソース電極S1及びドレイン電極D1に相当するソース電極及びドレイン電極間の導通を検出する。

② ソース電極SI及びS2に相当する各ソース電極の間における電位差を検出する。それには、例えば、その各ソース電極間に高インピーグンスの電圧計を接続しても良い。

のこつの方法が考えられる。

第6図は書き込み情報の消去時に於けるバリヤ部分近傍のエネルギ・バンド・ダイヤグラムであり、第3図乃至第5図に関して説明した部分と同部分は同記号で指示してある。

この場合の動作は、書き込み時と全く逆であり、ソース電極SI及びドレイン電極DIに相当するソース電極及びドレイン電極間に電圧を印加して第1の2DEC層31に低子のホット化する。第1の2DEC層31に電子の

図及び第4図に関して説明した部分と同部分は 同記号で指示してある。

図に於いて、 Ere はゲートに於けるフェルミ・レベル、 Ere は第1の2DEG層31に於けるフェルミ・レベル、 Ere は第2の2DEG層30に於けるフェルミ・レベルをそれぞれ示している。尚、 Ere = Ere である。

前記記憶状態では、第1の2DEC層31の存在で、それにコンタクトしているソース電極及びドレイン電極(第1図に於けるソース電極S1及びドレイン電極D1に相当)間に導通がある。

従って、この半導体記憶装置に於ける読み出 しを行うには、

① ソース電極S1及びドレイン電極D1に相

菌積が在る間はバリヤ部分32に電場が存在し、ホット化された電子は第2の2DBG層30の方へドリフトされる。消去に要する時間は、 き込みに要する時間よりも若干長くなるが略同程度である。

以上の説明で判るように、この半導体記憶装置では、書き込み或いは消去に要する時間は、 ごく大雑把に見積もっても、10(p秒)以下 であって極めて短時間である。

ところで、第1図に関して説明した実施例を 製造する場合、選択的再成長の技術を用いたも のを例示したが、本発明に依る半導体記憶装置 は、そのような特殊な技術を適用しなくても製 造することが可能である。

第7図は連続成長法を適用して製造することができる実施例の要部切断側面図であり、第1図に関して説明した部分と同部分は同記号で指示してある。

図に於いて、 4 1 は p⁺ 型 G a A s 埋め込み 層、 4 2 は n 型 A & G a A s 半導体層 5 上に速 税成長に依って形成された錫(Sn)を例えば
~1×10¹⁹(cm⁻³)程度にドープした n⁺ 型 G
a A s 半導体層、 4 3 は合金化領域、 B G はバック・ゲート・バイアス電極をそれぞれ示している。

本実施例に於けるソース電極S1及びドレイン電極D1の形成は、n⁺型CaAs半導体層42上にAu·Ce或いはAu等の電極材料を被否することに依って形成する。尚、この時、合金化の熱処理は行わない。

ゲート電極Cは、ゲート電極形成予定部分に存在するn⁺型CaAs半導体層をエッチングに依って除去し、露出されたn型A&CaAs 半導体層5の一部表面にA&を被着して形成する。

ソース電極S2及びドレイン電極D2に関しては、第1図に示した実施例と同様に合金化処理を行うものとする。

第1図に見られる実施例では、書き込み時に 於けるゲート電圧は、ゲート電極Gとソース電 極 2 及びドレイン電極 D 2 間のチャネルに加わるようになっていて、この場合、ソース及びドレイン間は、2 D E G 層の高電子移動度に起因する高電気伝導度(~100 (Q /口)) の為、略等電位であると仮定したが、実際には、バイアスが電極に集中され、ゲート電極 G と前記チャネル間には充分なバイアスが印加されない可能性がある。

このような問題を回避する為、第1図に示した実施例では、p⁺(或いは n⁺)型 G a A s 型め込み層 4 L を形成し、バック・ゲート・バイアスを加えるようにしている。

この場合、バック・ゲート・バイアス電極BCを引き出すには、p型バック・ゲートであれば、選択電極材料、即ち、p型半導体のみとオーミック・コンタクトを形成するAu亜鉛(スカー)を用いて合金化すれば良い。尚、n型バック・ゲートであれば、バック・ゲート・バイス電極BCを何等かの手段で第2の2DEG層30から分離する必要がある。

第 8 図(a) 乃至(d) は第 1 図に関して説明した実施例に於いて、二つの 2 DEC層を分離する為

施例に於いて、二つの2DEC層を分離する為 の n 型 A ℓ C a A s からなるバリヤ部分の変形 例を表す図であり、簡単化する為、バンドの曲 がりを省略したエネルギ・バンド・ダイヤグラ ムのかたちで示してある。尚、第 I 図に関して 説明した部分と同部分は同記号で指示してある。

各図に於いて破線のハッチングを施した部分はシリコン(Si)をドープしたA&GaAs 半導体層を示し、また、矢印方向が上側、即ち、 ゲート電極方向である。

第8図(a)はSiをドープしたA&GaAs半 導体層3を上側のヘテロ界面から著しく離隔さ せるようにした例であり、例えば~300(A) 程度も遠ざけるようにしている。

第8図(b)はバリヤ暦3以外のヘテロ界面から2DECを供給するようにした例である。

第8図(c)は電子供給用のAℓ_x G a_{1-x} A s 半導体層よりもAℓ組成比が高いAℓ_y G a_{1-y} A s 半導体層(y > x) をバッファ層として用い

ることにより、記憶情報となる蓄積電荷のリー クを更に少なくなるようにしている。


第8図(d)はA & C a A s 半導体層として x 値を直線的に変化させた、所謂、グレイデッド層を用いることに依り、書き込み時にホット化された電子のドリフト速度を大にし、書き込み時間の低減を図った例である。


(発明の効果)

この構成を採ることに依って、広いパンド・ ギャップを有する半導体層を介する2DEG層 間に於ける電子の道り取りで情報の書き込みを行うことができ、その2DEC層にコンタクトする電極から、書き込まれた情報、即ち、蓄積の有無を検出することに依って情報を読み出すことができる。そして、この構成の前記として、この層間に於ける電子を遺り取りするスとを追り取りするスとが可能である。4. 図面の簡単な説明


き込まれた情報の読み出しを行う場合を説明する為のパリヤ部分近傍に於けるエネルギ・パンド・グイヤグラム、第7図は本発明に於ける他の実施例の要部切断側面図、第8図(a)乃至(b)は第1図に関して説明した実施例に於けるパリヤ部分の変形例を示すエネルギ・パンド・グイヤグラムをそれぞれ表している。


第 | 図





-308-\$@^B@@@ ~** +MO+XO■Z B@@@@@@@





特開昭61-102767(8)

爭 战 補 正 書 (方式)

本與明州書第20頁第4庁目の、「第8図(4)万

至(1)は」を「第8凶(6)乃至(4)は」と補正する。

出級人 工業技術院長 等々力 😣

昭和60年3月25日

特許庁長官股

→ 4 件の表示 昭和59年特許顧第22408.7号

2 発明の名称 半導体記憶装置

3. 補正をする者

単件との関係 特許出願人

住 所 東京都千代出区貿が関一厂目3

(114) 比 名 工業技術院長 等 々力

退格先 (普祺运付先)

住 所 東京都午代田区紀が関一「目3番1号

氏 名 工業技術院 次世代産業技術企画官室

电 話 03(501)1511 内設 4601~5

▲ 補正結合の日付 昭和60年2月26日

5. 補 正 の 対 象 明細書の図面の簡単な説明の欄

6. 補正の内容 別紙の辿り

特許庁

方 (央)